CLIPPEDIMAGE= JP403241747A

PAT-NO: JP403241747A

DOCUMENT-IDENTIFIER: JP 03241747 A

TITLE: MANUFACTURE OF SEMICONDUCTOR DEVICE

PUBN-DATE: October 28, 1991

INVENTOR-INFORMATION:

NAME

YAO, TAKEYUKI

ASSIGNEE-INFORMATION:

NAME

NISSAN MOTOR CO LTD

COUNTRY

N/A

APPL-NO: JP02037504

APPL-DATE: February 20, 1990

INT-CL\_(IPC): H01L021/336; H01L029/784

US-CL-CURRENT: 438/FOR.169,438/158 ,438/302

### ABSTRACT:

PURPOSE: To miniaturize the title device and to diminish ON-resistance by making the angle of incidence of a beam to a substrate smaller than the angle of incidence of a beam to the substrate in the implantation of impurities for forming a high-concentration region for making contact with a well region.

CONSTITUTION: When the angle between a line connecting the upper end of a right

side gate edge and the lower end of a left side gate edge and a substrate 19 surface is θ 1 and the angle between a line connecting the upper end of the right side gate edge and the center of a diffusion window surface and the substrate 19 surface is θ 2, the angle θ between an ion beam and the

substrate 19 surface is smaller than θ l. Therefore, little impurities are implanted into the diffusion window. Also, when the angle θ between the ion beam and the substrate 19 surface is larger than θ l and smaller than θ l, the ions are implanted only into the left side of the diffusion window. Thus, it is possible to obtain a small-sized vertical MOS transistor with little ON-resistance.

COPYRIGHT: (C) 1991, JPO&Japio

09/22/2001, EAST Version: 1.02.0008

## ⑱日本国特許庁(JP)

⑩特許出願公開

# <sup>®</sup> 公 開 特 許 公 報 (A) 平3-241747

®int.Cl.5

識別記号

庁内整理番号

每公開 平成3年(1991)10月28日

H 01 L 21/336 29/784

7210-5F H 01 L 29/78

321 P

審査請求 未請求 請求項の数 2 (全8頁)

**❷発明の名称** 半導体装置の製造方法

②特 顧 平2-37504

20世 頤 平2(1990)2月20日

神奈川県横浜市神奈川区宝町2番地 日産自動車株式会社

内

⑰出 願 人 日産自動車株式会社

神奈川県横浜市神奈川区宝町2番地

個代 理 人 弁理士 三好 秀和 外1名

明細書

1. 発明の名称

半導体装置の製造方法

### 2. 特許請求の範囲

ン注入を行なう不純物導入工程であることを特徴 とする半導体装置の製造方法。

(2) 前記ソース領域形成工程の、不純物イオンピームの基板に対する入射角度を、ゲートエッジの上端と拡散窓表面上の中心とを結ぶ線と基板表面とのなす角度よりも小さくなるようにしたことを特徴とする請求項 (1)に記載の半導体装置の製造方法。

3. 発明の詳細な説明

(発明の目的)

(産衆上の利用分野)

本発明は、半導体装置の製造方法に係り、特に 縦型MOSトランジスタの厳細化に関する。

(従来の技術)

従来の終型MOSトランジスタとしては、例えば第4図に示すように、ドレインとなる高不純物 渡度のn型シリコン基板1上に形成されたn型エピタキシャル層2と、該n型エピタキシャル層2 の表面にゲート絶縁膜3を介して形成されたゲート電極4と、このゲート電極4の外側に相当する 領域の n 型エピタキシャル 2 内に形成された p ウェル 7 と、この p ウェル 7 内に形成されたソースとなる n + 領域 1 2 および 彼 p ウェル 7 にコンタクトをとるための p + 領域 1 3 とから構成されたものがある。

ここで、5 はゲート電極4の表面を覆う酸化シ リコン膜、14 は層関格縁膜、15 はソース電極。 配線層である。

ところで、このような緩型MOSトランジスタは、通常次のようにして形成される。

まず、第 5 図(a) に示すように、高不純物濃度のn型シリコン基板 1 上に低不純物濃度のエピタキシャル層 2 を形成する。

次いで、第5図(b) に示すように、ゲート酸化 膜3としての酸化シリコン膜を形成したのち、C V D 法により多結晶シリコン膜4を形成する。

をして、第5図(c) に示すように、フォトリソグラフィー技術を用いて、前記酸化シリコン膜3および多結晶シリコン膜をパターニングし、ゲート電極パターンを形成すると共に不執物拡散用の

- 3 -

こののち、第5図(I) に示すように、フォトリソグラフィー技術を用いて、ソース電極のコンタクト用窓15を形成する。

そして最後に、第5図(j) に示すように、アルミニウムーシリコン層からなるソース電極配線 16を形成する。

このようにして形成される従来の練型MOSトランジスタにおいては、ソースとしての n+ 領域 1 2、 p ウェルコンタクトとしての p+ 領域 1 3 およびソース電極のコンタクト用窓 1 5 のパターンは全て、ゲート電極4のパターンに対して位置合わせを行い形成する。

ところで、このような縦型MOSトランジスタにおいても微細化への要求は強くなる一方であり、特に、オン抵抗を小さくするためにも微細化が必要であるとされている。

しかしながら、従来の縦型MOSトランジスタにおいては、ソースとしてのn+ 領域 1 2 、 p ウェルコンタクトとしての p+ 領域 1 3 およびソース電極のコンタクト用窓 1 5 などのパターン位置

窓6を形成した後、表面に酸化シリコン膜5を形成する。

この後、第5図(d) に示すように、全面にポロンをイオン注入して無処理を行い、窓6を介して 基板内にポロンを拡散し、pウェル7を形成する。

そして、第5図(e) に示すように、フォトリソグラフィー技術を用いて、第1のレジストパターン9を形成し、窓6の周辺部にのみリンイオン8をイオン注入する。

そしてさらに、第5図(f) に示すように、第1 のレジストパターン9を除去した後、前記窓6の中央部に当る領域に窓を有する第2のレジストパターン10を形成し、この窓6の中央部に当る領域にのみポロンイオン11をイオン注入する。

そして、第5図(g) に示すように、層間絶縁膜としてのPSG膜14を形成する。

この後、第5図(h) に示すように、熱処理を行いリンイオン8 およびポロンイオン11を拡散し、ソースとしての n + 領域12 および p ウェルコンタクトとしての p + 領域13を形成する。

- 4 -

合わせずれを許容するだけのパターンの余裕をとっておく必要があり、この余裕をとらねばならないことが微細化を阻む大きな原因となっていた。

(発明が解決しようとする課題)

このように、従来の縦型MOSトランジスタにおいては、パターン位置合わせの余裕をとる必要性があること等から微細化が困難であるという問題があった。

本発明は、前記実情に鑑みてなされたもので、 小形でオン抵抗の小さい級型MOSトランジスタ を提供することを目的とする。

〔発明の構成〕

(課題を解決するための手段)

そこで本発明では、模型MOSトランジスタの製造工程において、ソース領域形成用の不純物注入におけるピームの基板に対する入射角度を、ウェル領域にコンタクトをとるための高濃度領域形成用の不純物注入におけるピームの基板に対する入射角度よりも小さくするようにしている。

(作用)

上記構成により、不能物性人におけるピームの 基板に対する人制角度を調整することにより、不一 能物注入領域を制御することができるため、ゲー を対して、自己整合的にソース領域 形成用の不純物注入およびウェルの領域にありませる 形成用の不純物によるが可能となり、パターン位置合わせの 余い経型MOSトランジスタを得ることが可能と なる。

( 実 施 例 )

以下、本発明の第1の実施例について、図面を 参照しつつ詳細に説明する。

まず、第1図(a) に示すように、低抵抗の n 型 シリコン基板19上に濃度約10<sup>15</sup>cm<sup>-8</sup>程度の低 不純物濃度のエピタキシャル勝18を形成する。

次いで、第1図(b) に示すように、ゲート酸化 膜20として、膜厚200~500人の酸化シリ コン膜を形成する。

この後、第1図(c) に示すように、C V D 法に

- 7 -

入し、ソース領域を形成するわけであるが、このとき、第 1 図 (g) に示すように、基板を傾けて斜めイオン注入法 (Y. Okumura, T. KunikiyaらSSDM (1989) P477~479) により、イオン注入を行なう。イオンピーム 2 7 を半導体基板に対して、斜めにイオン注入することにより、ゲート電極の陰となり、イオン 2 9 がほとんど注入されない拡散窓の領域ができる。

そしてさらに第1図(h) に示すように、イオンビーム27の基板に対する入射角度を変えてイオン注入をおこない、ゲート電極に自己整合的にソース領域を形成する。

この斜めイオン注入法を第2図を参照しつつ説明する。

ここで、イオンビームの基板に対する入射角度 を θ としたとき、この θ を 9 0 度から小さくして いくとゲート電極の陰になりイオンがほとんど注 入されない拡散窓の領域が増大していく。第 2 図 に示すように右側のゲートエッジの上端と左側の より、膜厚3000~6000A、濃度10<sup>19</sup>cm<sup>-8</sup>程度の高不純物濃度の多結晶シリコン膜21を 形成する。

そして、第1図(d) に示すように、通常のフォトリソ法により、多結晶シリコン膜21をパターニングして、ゲート電極23を形成し、この後、無酸化を行ない、ゲート電極23の表面と拡散用の窓37の底部とに熱酸化膜22を形成する。

続いて、第1図(6) に示すように、10<sup>18</sup>cm<sup>-2</sup>程度のポロンをイオン注入して熱処理を行い、この窓37を介して基板内にポロンを拡散し、pゥェル24を形成する。

次に、第1図(f)に示すように、 p ウェル24を形成したのと同じ拡散窓37よりさらに高濃度のポロンイオンを注入する。このとき、 ポロンイオン25を注入するイオン注入のイオンピーム25の基板に対する入射角度はほぼ90度に近い角度にしておくことにより、 拡散窓のほぼ全面にポロンイオン26が注入される。

続いて、リンあるいはヒ素等の n 型不純 物を注

- 8 -

ゲートエッジの下端とを結ぶ線と基板表面とのな す角度をθ1とし、右側のゲートエッジの上端と 拡散窓表面上の中心とを結ぶ線と基板表面とのな す角度をθ2 としたとき、イオンピームと基板表 面のなす角度のが81よりも小さくなると、拡散 窓にはほとんど不執物が注入されなくなる。また、 イオンピームと基板表面のなす角度のがの1より も大きく、 θ 2 よりも小さいときには、拡散窓の 左側にだけイオンが注入されるようになる。この ように、イオンピームの基板に対する入射角度θ  $\epsilon$   $\theta$  1 <  $\theta$  <  $\theta$  2 の範囲で用いた場合、第 1 図 (g) および第1図(h) に示すように基板の回転に よりイオンビームの方向を変えても、拡散窓の中 央付近にイオンのほとんど注入されない領域をゲ ート電極のパターンに対して自己整合的に形成す ることができる。

このような条件で不能物イオンを注入した後熱処理を行なうことにより、第1図(!) に示すように、ゲート拡散窓の周辺部分にn型の不能物を高濃度に注入したソース領域30が形成され、拡散

窓の中央付近には、第1図(f) の工程で導入された p型の不純物であるポロンイオン 2 6 が拡散し高濃度に導入されたウェルコンタクト領域 3 1 をゲート電極に対して自己整合的に形成することができる。

さらに、第1図(1) に示すように、CVD法により装厚5000~1000A程度の散化シリコン農からなる層間絶縁膜32を堆積する。

この後、第1図(k) に示すように、通常のフォトリソ法により、コンタクト窓33を形成する。 そして最後に、第1図(l) に示すように、この 上層にアルミニウム電極34を形成する。

このようにして形成された緩型MOSトランジスタにおいては、ソースとしてのn+領域30、pウェルコンタクトとしてのp+領域31のパターンは全て、ゲート電極23をマスクとして形成されているため、位置ずれを考慮して余裕をとる必要もなく、大幅な散棚化が可能となる。

次に、本発明の第2の実施例として、ウエルコンタクト形成のためのイオン住入工程においても

- 11 -

続いて、前記第1の実施例と問様に、第3図(c) および第3図(d) に示すように、斜めイオン注入はよりリンあるいはと素等のn型不純物を注入し、ソース領域を形成するわけであるイオをし、ウエルコンタクトの形成のためのイオを採用し、ゲート電気のはないでは拡散用窓の中心部分に比較にあれたといるである。

すなわち、前記第1の実施例の方法では、ウエルコンタクトの形成のイオン注入が拡散ったがなったがあったが、ソートを領域ではなかったが、第2の実施例のためではなったが、第2の実施のためではなったが、第2の実施のためではない。

〔発明の効果〕

料めイオン注入法を適用した例について説明する。 前記第1の実施例と同様にして、第1図 (a) 乃 至第1図 (e) に示す工程を実行し、10<sup>18 cm-2</sup>の ポロンをイオン注入して熱処理を行い、この窓 3 7を介して基板内にポロンを拡散し、pウェル 2 4 を形成する。

次に、ウエルコンタクトの形成を行なうに際し、 第3図(a) および第3図(b) に示すように、 p ウェル24を形成したのと同じ拡散窓37よりをらに高歳度のポロンイオンを斜めイオン注入する。このとき、ポロンイオン25を注入するイオン注入のイオンピーム25の82よりる入射角度は、第2図に示したところの82よりも大きくかつ90度よりも小さい角度でイオン注入を行なう。

この角度でイオン注入を行なった場合、拡散窓底面全体に不純物イオンが注入されることになるが、ゲート電極の近傍においては拡散用窓の中心部分に比べて注入される不純物量を少なくすることができる。

- 12 -

#### 4. 図面の簡単な説明


第 1 図 (a) 乃至第 1 図 (1) は本発明の第 1 の実施例の報型M 0 S トランジスタの製造工程を示す図、第 2 図は針 め 4 オン注入の原理の説明図、第 3 図 (a) 乃至第 3 図 (d) は本発明の第 2 の実施例の報型M 0 S トランジスタの製造工程を示す図、第 4 図は従来例の報型M 0 S トランジスタを示す図、第 5 図 (j) は同級型M 0 S トランジスタの製造工程を示す図である。


1 ··· n 型シリコン基板、2 ··· n 型エピタキシャ

ル暦、3 … ゲート絶縁膜、4 … ゲート電極、5 … 絶縁膜、6 … 拡散用窓、7 … p ウェル、8 … リン イオン、9 … レジストパターン、10 … レジスト パターン、12 … n + 領域(ソース領域)、13 … p + 領域、14 … 層間絶縁層が、15 … n 型 りコン基板、18 … n 型エピタキシャル層、19 … 半導体 基板、20 … ゲート絶縁、21 … 多結 品シリコン膜、22 … 絶縁膜、23 … ゲート気、24 … p ウェル、25 … ポロンイオンに31 6 … ポロンイオン、27 … イオンピーム、28 29 … ピタナイオンは気、31 … 窓、20 … かによくない。31 … 窓、31 … 窓。


代理人 弁理士 三 好 秀 和

- 15 -





第 2 図



第3図

